This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)6年医特許疗(JP)

m公開特許公報 (A)

(11)特拉出在公路委员

特開平8-306853

•						
\$1) Int. Cl. *	政制記号	庁内監理委号	Fi			
HOIT 33/20			HUIL 23/50		,	在新表示医历
21/60	311		21/60	311		
23/12			23/28	• • •	,	
23/28	•		23/12		ı	


·		奪室禁水 未状水 原求項の款17 OL (全20頁)
(21) 出班委号	特赦平7-110380	(71)出版人 000005223
		富士通報式会社
(22) 出 点 5 。	平成7年(1995)5月9日	神奈川県川崎市中原区上小田中 4 丁 8 1 章 1 号
		(72) 党明者 非田 斯大
		神祭川集川崎市中原区上小田中1015
		地 富士进株式会社内
		(72) 発明者 佐藤 光幸
		神奈川県川崎市中原区上小田中1015春
	•	地 富士通维式会社内
		(74)代理人 弁理士 伊東 忠彦
		最終質に取く

(54) 【兒明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) [里初]

【目的】本発明に半線体チップ及びリードを総路耐止した様式を有した半線体紙度及びその製造方性及び当底半線体板度に用いるリードフレームの製造方性に関し、半線体チップの信頼性を維持しつつ外部電極線子の原体化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【双紋】第1のピッチで電優パッド6が形成された半編体チップ2と、電優パッド6とワイヤ8を介して電気的に技術されるリード3と、半線体チップ2を対止する対比的部はよどを具備する半線体建度において、前記リード3に外載情級性子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、前記對止脚所4が電低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ前記突起9を対出させるよう配収したものである。



【特許建末の範囲】

【鉄水項1】 第1のピッチにて形成された草径パッド が形成された半導体チップと、

前記電復パッドと記載を介して電気的に推展されるリー

前記半端体チップを封止する封止制度とも其偏する半部

RRリードに外部性状態子となる突起を、上記第1のビ ッチと異なる第2のピッチで形成すると共に、

き回された配線を封止し、かつ前記突起を奪出させるよ う記載されることを特徴とする半導体装置。

【註求項2】 第1のピッチにて形成された電医パッド が形成された半導体チップと、

前記章セパッドと配象を介して電気的に住席されるリー

前記半導体チップを封止する封止根理とを具備する半進 体装置において、

前記リードに外部接続端子となる交起を上記第1のピッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された教記電極パッドの配益面 を基準とし、飛記配政策における前記針止機能の定さ が、前記配数面から前記突起までの高さ寸法以下で、か つ前記配数面から前記配線までの高さ寸低以上となるよ う構成したことを特徴とする半導体装置。

【四求項3】 四求項1または2記載の半調体装置にお ١T.

g記半軍体チップと前記リードとモポリイミド原を接着 『として投合したことを特徴とする単級体製量』

「装包において、

1記交配を前記リードと一体的に形成したことを特徴と "る牛媒体装置。

「前状項5) - 算求項1乃至4のいずれかに記載の半さ ・基度において、

花配載としてワイヤを用いたことを特殊とする干導体

資本項6)「註求項1乃至5のいずれかに記載の半級 20世において、

記突起にパンプを形成したことを特徴とする中級体盤 (0)

意本項7] 外部機模罐子となる部位に突起が形成さ てなるリードを形成するリード形成工程と.

起リード度いは半導体チップの少なくとも一方にポリ ミド風を配設し、前記ポリイミド展を介在させて点記 一ドと前記半導体チップを所定牌圧力で牌匠しかつ所 皇面にかが下ることにより、 町配ポリイミド原を排泄 かいてむ アバー マンカ語 生活は チルゲンを押点する様

ードとを配鉄を引き回し程度することにより、 約記章極 パッドと前記り一ドとを考念的には統する世界工程と、 叙記記簿及び前記半導体チップの所定範围或いは全部を 封止すると共に、駒紀突8の少なくとも幕面を兵出する よう封止製脂を配設する封止巣腹配設工性とを具備する ことを特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装庫の製造方法に

前記注合工程でポリイミド原により向記リードと向記率 前記封止指指が前記を伍パッドと前記り一ドとの間に51 10 現体チップを接着する数。前記ポリイミド駅として無面 に熱可愛性を有する推撃剤を記載したものを用いたこと を特定とする半導体質量の製造方法。

【証状項9】 ・ 意味項7または8記載の半選体装置の型 造方圧において、

前記技能工程で、前記電医パッドと前記リードとモダイ レクトリードボンディング注により電気的に推規したこ とも特徴とする半導体監査の製造方法。

【は求項10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード部のリードピッチに対して向記イン ナーリード髭のリードピッチを小さく設定すると共に、 **取記アウターリード部に一体的に突起を形成したことを** 特徴とするリードフレーム。

【武术項11】 は木項10記載のリードフレームにお いて.

前記アウターリード部のリードピッチ (P...) と前記 突尼の形成位置における前記リードのほご(W)とが略 等しく(P... ≒W)、かつ粒記インナーリード部のリ 【終求項4】 「請求項1万至3のいずれかに記載の半書 10 ードビッチ(P...)が顧記アウターリード部のリードビ ッチ (P...) の基本分のピッチ (P..=P.../2) であることを特別とするリードフレーム。

> 【抹水項12】 は水項10または11記載のリードラ レームの製造方法において、

> 基材に和記技程の形成位配にマスクを配設した上で、和 記載材に対してハーフエッチングを行う第1のエッチン グエ世と、

前記第1のエッチング工程の共了後、前記リード形成位 産にマスクモ配数した上で、前記番材に対してエッチン グモ行いリードモ形成する第2のエッチング工程とモ具 傷することを特定とするリードフレームの製造方法。

【鉄水項13】 無水項10または11記載のリードフ レームの製造方法において、

重ね合わせることにより前記交起の所定高さ寸法となる よう低度が退定された第1の基材と第2の基材を用き L.

|前発第1の姿材に、中面視した際に約 記り中下の形状と 对大手大约一只对大二位在新疆中的第三人称单位的大 屋下るよう交配パターンを形成する交配パターン形成工 程と、

前記リードパターンが形成された前記第1の基材と、 何 記典記パターンが形成された前記第2の基材を重ね合わ せ、前記典記の形成位置において前記リードパターンと 前記典記パターンが根層されるよう前記第1の基材と前 記第2の基材とを接合する接合工程と、

前記第1の名材及び第2の各材の不要部分を除立する株 去工役とも其保することを特別とするリードフレームの 製造方法。

【ロボ項14】 は水頂10または11記章のリードフレームの製造方法において、

基材に、平面技した数に向記リードの形状となるようリードパターンを形成するリードパターン形成工程と、 同記リードパターン形成工程は、形成されたリードパターンの所定位屋に向記弁屋を形成する交易形成工程とを 具備することを特徴とするリードフレームの製造方法。 【蘇来項15】 請求項14定式のリードフレームの製造方法において、

前記突起形成工程は、前記リードパターンの所定位置に 10 プ)のレイアウトとなってしまう。 パンプを単数或いは複数限み重ねることにより前記突起 [0007]一般に半端体チップの を形成したことを特徴とするリードフレームの製造方 ウトは半端体製造メーカ板に異なっ た

【鍵状項16】 放送項14尼型のリードフレームの製造方法において、

和記典起形成工程は、前記リードパターンの所定位置に 連電性部材を配数することにより前記英起を形成したこ とを特面とするリードフレームの製造方法。

【算求項17】 (基本項14記載のリードフレームの数 後方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 型性加工することにより前記突起を形成したことを特定 とするリードフレームの伝達方法。

【見明の詳細な説明】

[0001]

【度要上の利用分野】 本見明は半導体を固及びその製造 万法及びリードフレームの製造方在に係り、特に半導体 チップ及びリードを樹脂対止した映成を有した半導体を 定及びその製造方法及び当該半導体名置に用いるリード フレームの製造方法に関する。

【0002】近年、電子機器のダウンザイジング化に伴い、半線体装置の高速度化及び半線体装置の高速度実変化が図られている。一方で、電子機器の信頼性の向上も型まれており、これに伴い半導体装置の信頼性も向上させる必要がある。更に、半導体装置は製品コストの係をも望まれている。

(0002)よって、上記したを要求を成足しうる年頃 体保守が空まれている。

[0006]

【発明が解決しようとする課題】しからに、振移助止がされていないペアチップは、耐熱性、磁域的強度、及び耐量性が強いという問題点がある。また、ペアチップに形成されている電極パッドに直接パンプが形成されているでは、ドラップに形成されているでは、ドラップに形成されているでは、ドラップに形成されているでは、ドラップにより、ペアテップにある。

【0007】一般に半端体チップの電性パッドのレイアウトは半端体製造メーカ低に具なっており、 協って同な 伝統を有する半端体装置であっても、ユーザ側で半端体装置の框製(製造メーカ)に対応するようマザーボードの配線パターンを設計する必要がある。このように、 従来のペアチップを用いた実装減造では、半週体拡置の外部電性端子の関係化がされていないことにより、 生態化 装置とマザーボードとのマッチング性に欠け、ユーザ側での負債が重くなるるという問題点があった。

30 (0008) また、これを解決するためにチップ表面に プロセス処理を行い、配算を引き回すことにより選集化 を図ることが考えられるが、この様式では配算の引き回 しに素な医を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の低下を招いてしまうという問題点 があった。

【0009】 本見明は上記の点に低みてなされたものであり、半導体デップの体質性を維持しつつ外面電極域子の標準化・・型品コストの低減及び生産効率の向上を図りうる半導体装定及びその製造方法及びリードフレームの 40 製造方法を提供することを目的とする。

[0010]

【森雄を展戻するための手段】上記の森越は下記の各手段を譲じることにより解決することができる。は水項1記載の発明では、第1のピッチにて形成された電域パッドが形成された半点はチップと、成記電域パッドと配けを介して電気的に推放されるリードと、成記半端はチップを対比する特に推掘と手具備でも半点は多量において、アロジュー・アファック

された配牌を封止し、かつ前紀交尾を耳出させるよう配 立されることを竹籠とするものである。

[0011] また、註求項2記載の発明では、第1のビ ッチにて形成された電極パッドが形成された半導体チッ プと、前記電極パッドと配線を介して遺気的に推研され るリードと、前記半導体チップを封止する封止説罪とそ 見借する半導体装置において、前記リードに外部接続減 子となる突起を上記第1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 党塔パッドの記録面を基準とし、前記記録面における前 10 一ド部に一体的に交配を形成したことを特定とするもの 記封止街館の厚さが、約記配設置から前記交起までの高。 さ寸法以下で、かつ前記記記位面から前記記載までの為さ 寸注以上となるよう構成したことを特徴とするものであ ᇰ.

【0012】生た、排水压3記数の発明では、前記試決 項1または2記載の半週体装置において、約記半週体チ ップと前記リードとをポリイミド蘇を推着剤として接合 したことを特徴とするものである。

【0013】また、請求項4記載の発明では、前記請求 記決起を前記リードと一体的に形成したことを特徴とす ろものである。また、政求項5.記載の発明では、**和記**録 求項1乃至4のいずれかに記載の半編体装置において。 前記記録としてワイヤを用いたことを特徴とするもので 33.

【0014】また、森水頂6記載の発明では、麻記森水 項1万至5のいずれかに記載の半減化装置において、煎 紀突起にパンプを形成したことを特定とするものであ る。また、蔬求項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、前足リー ド哎いは半週体チップの少なくとも一方にポリイミド展 を配放し、前花ボリイミド朝モ介在させて前記リードと 刷記半導体チップを所定押圧力で押圧しかつ所定温度に 加熱することにより、前記ポリイミド項を推尋剤として **印尼リードと印尼丰塔体チップとを復合するほ合工程** と、前記中途体チップに形成されている名医パッドと前 記り一ドとを配譲を引き回し接続することにより、 寂定 さ経パッドと前記り一ドとを電気的に推禁する推助工程 こ、和記記録及び前記半導体チップの所定衛医症いは全 40 うよう前記第1の名材と前記第2の名材とを接合する度 5.も封止するど共に、和記典器の少なくとも常能を奪出 「およう野止技術を配設する財産制能促設工程とを具備 "ることを特徴とするものである。

(0015)また、技术項8記載の発明では、前記技术 ・7 記載の半組体装置の製造方法において、前記後合工 でポリイミド前により約記り一ドと前記半導体チップ 腹をするは、前辺がりってりほとして反正に移列豊性 東下を接受 前を反びしたものを思いたことを以及して

項7 または 8 に記載の半退体禁煙の製造方法において、 前記在校工程で、前記電極パッドと前記り一ドとモダイ レクトリードボンディング性により考集的に技味したこ とを特徴とするものである。

(0017)また、緑水頂10定蔵の発明では、インナ ーリード部とアウターリード部とを有したは弦のリード かお成されたリードフレームにおいて、前記アウターリ ード部のリードビッチに対して乾燥インナーリード記の リードピッチを小さく設定すると共に、前557つターリ である.

【0018】また、は木項11足数の免勢では、和記録 求項10記載のリードフレームにおいて、 兵足アウター リード部のリードビッチ(P...) と武記交起の形成位 速における前記リードの厚さ (W) とが延辱しく (P ... 午W). かつ約記インナーリード品のリードピッチ (P:.) が粒記アウターリード鍵のリードビッチ (P ...) の貼半分のピッテ (P...=P... / 2) であるこ とを特殊とするものである。また、ロボ県12記載の見 項1乃至3のいずれかに記載の半導体装置において、前 20 明では、前記算求項10または11記載のリードフレー ムの製造方法において、番目に前辺交尼の形成位置にマ スクを配投した上で、前記者材に対してハーフェッチン グを行う第1のエッチング工程と、前足第1のエッチン グ工程の終了後、何記リード形成位置にマスクを配放し た上で、前記基材に対してエッチングを行いリードモ形 成ずる第2のエッチング工程とも具備することを特定と するものである。

【0019】また。以水項13記載の発明では、前記試 求項10または11記載のリードフレームの包造方法に 方法において、外部技統第子となる部位に交配が形成さ 10 おいて、重ね合わせることにより和記安尼の所定ある寸 **法となるよう仮厚が選定された第1の基材と第2の基材** を展示し、前記第1の基材に、平面接した保に前記り中 ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、前記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交尼パターン形成工程と、前記リードパターンが形成さ れた前記第1の差材と、前記突起パターンが形成された 収記第2の基材を重ね合わせ、前記交配の形成位置にお いて前記リードパターンと前記交配パターンが後居され 合工程と、航記第1の盗材及び第2の盗材の不要部分を 除去する除去工程とを具備することを特徴とするもので

> 【0020】主た、ほが項14定数の発明では、応記録 ペティッキ たは11 記載のリードフレームの製造方法に おいて、番材に、中面接した際に前記り一ドのおけどな さようリートバターンを形成するリードバターン形成立

【0021】主た、数求項15元数の兄弟では、前記録 求項14記載のリードフレームの製造方法において、前 記交配形成工権は、収記リードパターンの所定位置にパ ンプモ単位或いは複数技み重ねることにより前記疾起を 形成したことを特徴とするものである。

【0022】また、設求項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 尼菜起形成工程は、前記リードパターンの所定位置に導 名性節材を配数することにより取足交易を形成したこと を特益とするものである。

【0023】更に、技术項17記載の発明では、病記録 求項14記載のリードフレームの製造方法において、刻 記典起形成工程は、前記リードパターンの所定位置を登 性加工することにより約延兵尼モ形成したことを特徴と するものである。

[00.24]

【作用】上記した各手段は、下記のように作用する。度 求項1及び請求項2記世の発明によれば、半回体チップ は野止樹間により封止されるため、耐熱性、扭転的住民 及び耐促性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードビッチに対してインナー 、ドをリード及び配線を用いて引き回すことができるだ。 め、リードのレイアウトを電板パッドのレイアウトに拘 わらず設定することが可能となり、実装器板とのマッチ ング性を向上させることができる。また、対止指肩は引 き回された配数を確実に保護するためこれによってもほ 類性を向上させることができ、また外部性収集子は封止 樹脂から其出しているため実装蓋板との電気的後戌を施 実に行うことができる。

【0025】生た、緑水頂3記載の発明によれば、通常 半導体チップとリードとの絶跡材として配設されるポリー30 --{0031}また、政策項1.2配配の発明によれば、第 イミド祭を技な刺として用いてるため、半端体チップと リードの絶縁とほ合を一括的に行うことができる。よっ て、地縁材と技術剤とも別数に配設する構成に比べて構 造の簡単化及び製造の容易化を図ることができる。

(0026)また、ロボ羽4記載の発明によれば、突起 をリードと一体的に形成したことにより、交配とリード を別信の材料により構成する場合に比べて構造の原産化 **を図ることができる。また、放水項 5 記載の見明によれ** ば、配頭としてワイヤを用いたことにより、向記したな こに行うことができる。

【0027】また、設本項6記載の発明によれば、交起 にパンプを形成したことにより、突起を直接実装基板に 実装する構成に比べて、半高水装置の実装基底への住民 モな島に行うことができる。また、森太頂7花駐の見明 によれば、後き工程においてポリイミド麻を無定組度だ つ所定律圧力下に置くことにより度を解化させ、これに

【0028】また、接続工程では半端体チップに形成さ れている危機パッドと前記り一ドとを配算を引き回し床 **成するため、この引き回しを返立位定することにより、 電極パッドのレイアウトに対してリードのレイアウトを** 変更することが可能となる。また、半異体状体はリード 形成工程。接合工程,接成工程及び对止能靠配款工程の 4工程のみで製造される。このように少ない工程で半さ 4.裏屋が製造されるため、生産効率を向上させることが てきろ。 -

【0029】また、建水項8記載の発明によれば、ポリ イミド顔として興節に無可塑性を有する接着剤を配設し たものを用いることにより、ポリイミド酸に印加する塩 皮等を所定範囲内に制御することなく接合処理を行うこ とだってるため、後合蛇座を容易に行うことができる。 【0030】また、森水頂9記載の発明によれば、接続 工程で、党伍パッドとリードとモダイレクトリードポン ディング住を用いて意気的に接続するため、原準かつ程 実に電極パッドとリードとの接続処理を行うことができ る。また、は末項10及びは末項11記載の発明によれ リード島のリードピッチが小さく以走されているため。 インナーリード部が電気的に推放される半導体チップの **電圧パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基依と電気的に推続されるアウタ ーリード部のリードピッチは大きいため、実装差板への 実装性を向上させることができる。また、突起がアウタ ーリード部に形成されることにより、この交起を外部は 映象子して用いることができ、これによって も実装住を 向上させることができる。

1のエッチング工程において交起の形成位置にマスクを 配立した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮原を得くし、更に 第2のエッチング工程においてリード形成位置にマスク を配款した上で第1のエッチング工程が終了した基材に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

【0032】ここで、リードを形成する頃にリードのピ ッチは高材の仮序により決定されてしまう。具体的に 極パッドとリードとの間における記載の引き回しを言る (0) は、リードのピッチは基材の板厚と結算しいピッチにし か形成することはできない。よって、薄い坂原を用いる 投リードピッチを狭ピッチ化することができる。

> 【0033】ところが、突起が形成されるリードでは蚤 材の仮算は英名の高さにより及まってしまい。交后の高 さと事しい仮席を有する蓄材を単にエッチング処理した のでは森ピッチのリードを形成することができない。し かるに、上記のようにありのエッチング工程におりてき

も狭ピッチのリード形成を行うことが可能となる。向、 上記説明から明らかなように、交起の記載ビッチは基材 の低度と結構しいピッチまで狭ピッチ化することができ

【0034)また、技术項13記載の発明によれば、第 1の蓄材及び第2の蓄材は重ね合わせることにより突起 の所定高さ寸圧となるよう低厚が選定されているため、 各番材の仮原は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工程では、この板厚の買い無 1の名材に対してリードの形状となるようリードパター $10 = \{0.0.4.1\}$ また、インナーリード数3gと半端体チッ ンを形成するため、先に苁輔した板原とリードピッチの 関係により、形成されるリードパターンのリードピッチ を狭ピッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも何記点起の形成位置に位置するよう 突尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、交起 の形成位置においてリードパターンと英紀パターンが技 **着され、この位置における低厚は突起の所定高さとな** る。続く除去工程では不要部分が除去されリードが形成 70 ている。

【0036】従って、上記のようにリードパターンの形 紅崎には仮厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと交起パターンが核磨されることにより所定器さの突 起を形成することができる。また、彼求項14記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、突起モ形成する突起形成工程とモ別はに行 うことにより、基材の厚さを突起の高さに向わらず逆定 ードパターンの孩ピッテ化を図ることができる。また、 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、設計の自由皮を向上させるこ とがてきる.

【0037】更に、技术項15万至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に反閇 する。図1及び図2は、本発明の一実施例である半導体 (0) 昨十二年止された機能となるため、耐熱性、機能的拡展 装置 1 を示している。図 1 は半線体装置 1 の断面図であ り、また図2は半導体装置1を定面図である。

【0039】 5回に示されるように、半選体装置1は大 昭すると半導体チップ2、推査のリード3、對止整理 1.及びパンプ5等により株成されている。半点はテッ ブ2は、底面の中央位置に指数の電域パッドもが一邦に 利望されている。また、複葉のサード3は、云々とした

【0040】このポリイミド康7は、半端体チップ2の 上二に形成された回路底 2 A とりード 3 とを考集的に絶 母する絶縁郎材として機能すると共に、 仮迹するように ポリイミド膜?は半導体チップ2とリード3とを径をす る狂君剤として薩睺している。このように、ポリイミド 取 7 に絶縁部材と推着病の双方の極能を持たせることに より、絶跡材と旅着剤とも別園に配設する株式に比べ、 半導体装置1の横道の簡単化及び製造の容易化を図るこ **"**とができる。

10

プ2に形成された電極パッド6との間にはワイヤモが足 益されており、このワイヤ8を介して半端体チップ2と リード3は電気的に接続された模式とされている。至 に、モリード3に設けられたアウターリード記36の所 定位屋には、外庭後院或子となる突起9が一体的に形成 されている。上記其成とされたリード3は、そ回に示さ れるようにその大部分が半導体テップ 2 の底面上に配位 された根底の、いわゆるリード・オン・チップ(LO C) 横造となっており、半年体装屋1の小型化が図られ

「ここここ」また、封止御贈るは例えばエポキシ問題よ りなり、後述するようにモールディングにより形成され ている。この対止出版 4 は、半萬体チップ 2 の底面及び 側面の所定節間に配設されている。しかるに本実施例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より対止概能4は記載されていない展式とされて いる。

【0043】上記封止世暦4は、半線はチップ2の電塔 パッドもの配益面(底面)も基本とし、この底面からの することができ、よって違い基材を用いることによりり(10)厚さ(〇中、矢印目で示す)が、底匠から交配9の先端 「までの高さ寸法(区中、矢印Wで示す)以下で、かつ起 面からワイヤ8のループ最上彰王での高さ寸法(図中、 矢印りで示す)以上となるよう様式されている(カSH ≦W)。この横症とすることにより、疾起9の少なくと も先端部94は確実に対止ዘ緯4から森出し、またワイ ヤを及び突起りの兵出部分を除くリードコは封止出路と に封止された構成となる。

> 【0044】このように、本実施例の単導体整置1は、 半導体チップ 2 の所定範囲(上面をはく邸位)を封止権 及び副産性を向上させることができる。また、耐止解解 4はワイヤ8を確実に発罪するため、これによっても半 選件装成1の信頼性を同上させることができ、 更に外部 推技業子となる奈起9の少なくとも先端節9 a は確実に 村止四緒らから耳出するため、天装芒面10との電気的 厚戌を確実に行うことができる。

100451 22寸 (田文を贈いて出る出来) でごの別

ている。原図に示されるように、リード3に関係するインナーリード貼3 aのリードピッチ(②中、矢印P...で示す)が開設するアウターリード貼3 bのリードピッチ(②中、矢印P...で示す)よりも小さくなるよう形成されている。具体的には、インナーリード貼3 aのリードピッチP...はアウターリード部3 bのリードピッチP...の時半分のピッチ(P...=P.../2)となるよう構成されている。また、後に詳述するように、アウターリード野34のリービビッチP...に交足9の形成位置ー、におけるリード3の舞さWとが話等しくなるよう構成さ 10れている(P... 与W)。

【0046】上記のように、アウターリード部3BのリードピッチP... に対してインナーリード部3BのリードピッチP... が小さく設定されることにより、インナーリード部3aが最低的にほぼされる半選体チップ2の電低パッド6の配位ピッチが小さくてもこれに対応させることができ、かつ実装器匠10と電気的に接続されるアウターリード部3b(突起9)のリードピッチP... は大きいため、半選体装置1の実装器低10に対する実装住を向上させることができる。

【0047】一方、本実施例に係る単単体を図1は、単単体テップ2に配放されている電性パッド6に度性パンプ5を形成し実装蓄板10に接続するのではなく。電極パッド6とインナーリード部3aとの間にワイヤ8を引き回した上でリード3を介して実装基板10に接続する機成とされている。従って、電極パッド6をリード3及びワイヤ8を用いて引き回すことができるため、リード3のレイアウトを電極パッド6のレイアウトに向わらず設定することが可能となる。

【0048】具体的には、図2に示す例では、半さはチ 10ップ2の中央に形成されている電話パッド6をワイヤ8及びリード3を用いて引き回し、外部検釈漢子となる突起9を半線体チップ2の外属位屋に引き出している。また、図3に示されるように、電極パッド6が半退体チップ2の外周位屋に形成されている場合には、本発明を運用して電極パッド6をワイヤ8及びリード3を用いて引き回すことにより、電極パッド6の形成位置より内側に外部接続域子となる突起9を形成することも可能である。更に、図4に示されるように、外部様の数字となる突起9を半当体チップ2の外側位屋に定立てることも可能を表

【0049】このように、電色パッド6をリード3及び ワイヤ8を用いて引き回すことが可能となることによ り、実装基板10と半導体装置1とのマッチング性を向 上させることができ、外部技術第子となる突起9のレイ アウトを提案外部技術第子のレイアウトに参名に設定る ことができる。よって、半点体禁室1を思いるユーザ側 の食物を呼ばてることができる。 は、リード形成工程、任命工程、技術工程及びお出程を 配数工程の基本となる4工程と、これに付属するパンプ 形成工程、放鉄工程の2工程を行うことにより製造される。以下、各工程をに放送するものとする。

【0051】図5万至図9はリード形成工程の第1天元例を示している。このリード形成工程は、リード3の名材となるリードフレーム11を形成するための工程であっ、リードフレーム11を形成するには、先ず図5に示されずような平板状の整材12を角まする。このを表12は、例えば4.27ロイギのリードフレーム材料であり、またその板庫は形成しようとする英配9の高さけたWと等しいものが選定されている。

(0-0 5.21 上記の番材1.2 に対しては、先十回6 に示されるようにマスク13 (包地で系す) がにいされる。 このマスク13は、所定の英医9の形成位置(図中、D 思口号14で示す) 及びクレドール形成位置(図中、D 配符号115で示す) に配立される。

【0053】上記のようにマスク13が配款されると、 続いて番材12に対してハーフェッテング処理(第1の エッチング工程)が実施される。本実路例においては、 ウエットエッチングをにより番材12に対してハーフェッテング処理を行っている(ドライエッチング処理を行っている)。また エッチング方性を用いることも可能である)。また エッチング時間は、エッチングにより設全される配分 (図6で日はまで示される配分)の厚さが、基材12の 板厚Wの半分の寸法(W/2)となるよう設定されてい

(0054) このハーフエッテング処理が終了し、マスク13を取り除いた状態を図すに示す。この状態では、突起9の形成位置14及びクレドール形成位置15のみが元の基材12の厚をWも飛ばしており、他の部分(使照符号16で示す)はハーフェッチングによりその厚さ寸後はW/2となっている。

【0055】上記のようにハーフェッチング処理が終了する。 続いて図るに示されるように所定のリード3の形成位置(参照符号18で示す)及びクレドール形成位置15にマスク17(登地で示す)を配致した上で、この基材12に対してエッチング処理を行う。

【0056】上記のようにマスク17が配款されると、 扱いて基材12に対してエッテング処理(第2のエッチング工程)が実施され基材12のマスク17が配放された位置以外の部分を除去する。これにより、図9に示すリード3の所定形状を有した状気のリード3を具備するリードフレーム11の形式される。向、必要に応じてこのリードフレーム11の所定配位(リード3の形式位置)にニスッキ等を載してもよい。

(0057)このように形成されたサードフレーム11は、コードラがイン・ニーリー・ボン・・アウォーバード

ーリード配38及び突起9の形成位置を除くアウターリ ード郎3bの厚さ寸法はW/2となってる。

【0058】ここで、リードピッチと番材12の仮序と の保保について収明する。前記したように、リード3を 形成する口にリード3のピッチは差材12の板厚により 決定されてしまい、具体的にはリードピッチは高材 1.2 の低厚とは等しいピッチにしか形成することはできな い。よって、番村12の佐屋が高い担リードピッチを映。 ピッチ化することができる。

は番材12の坂厚は突足9の高さにより吹まってしま い、突起9の高さと等しい低厚を有する基材12を単に エッチング処理したのでは狭ビッチのリードモ形成する ことができない。しかるに、上記したように無しのエッ チング工程においてハーフエッチング処理を実施するこ とにより、突起形成位図14を除き基材12の仮序を奪 くし(約W/2の仮序となるようにする)、 更にこの存 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9そ有する リード3であっても狭ビッチ(図1に示されるリードビ 26 のは位置決め孔であり、リードパターン23の形式時に ッチP...)のリード形成を行うことが可能となる。ま た、何はの理由により、交起9(アウターリード部3) b) の配款ピッチ (P...) は、蓋材12の板厚Wと紡 等しいピッチミで鉄ビッチ化することが可能となる。

【0060】尚、異体的としては、一般にリード基材と して用いられている佐厚O. iOaz, O. iSza, O. 10zzの基材を 所に挙げれば、坂厚0、IOseの基材ではアウターリード郎 3 b及び突起 9 の最小ピッチ P... を0.10 mm (P... =), | Ose) , インナーリード部3aの最小ピッチP,, そ0.)Sam (P.,=0.05mm) とすることができる。また、佐彦 30 :, 15 s a の差材ではアウターリード色3b及び突起9の最 トピッチP... を0.15mm (P... = 0.15mm) . インナー **リード部3gの食小ピッチΡ。。モ0.075mg (Γ。。=0.07** ac)とすることができる。更に、弦厚0.20meの基材では プロターリードおろり及び突起9の最小ピッチP... モ 20em (P... =0.20em) . インナーリード約3mの最 ·ピッチP., を0.10em (P.,=0.10em) とすることがで

【0061】一方、突起9の形成位置に注目すると、突 ↑より戻められる。即ち、この図 5 に示されるマスク 1 の配政位置を建立変更することにより、突起9の形成 置を任意設定することが可能となる。このため、本賞 例に係るリード形成方法では、介護技統は子となる英 9の形成位度を自由度をもって設定することができ、 って子の定められているはほれ都は忠宗子に並に求名 を容易に形成することが可能となる。

4.2.0 を形成するには、先ず殴1.0 に示されるような第 1の差材21と、図11に示されるような第2の差材2 2 毛用意する。

14

[0063] この各番材で1、22は、重ね合わせるこ とにより突起9の無定案さ寸注Wとなるよう低度が認定 されており、本実施例では各番材で1、22の低度寸度 に共にW/2に設定されている。尚、き番材21、22 の低年はこれに放定されるものではなべ、異ね合わせる ことにより突起りの所定高さ寸柱Wとなる条件の名にそ 【0059】ところが、突起9が形成されるリード3で(10 基材21.22で仮序を異ならせた彼成としてもよい。 【0064】四10に示される第1の基材21は、例え ば42アロイ等のリードフレーム材料により形成されて おり、エッチング処理収いはプレス打ちはき処理事を干 的事業することにより、平面技じた場合にリード3と何 一形状のリードパターン23が形成された供成とされて いる。しかるに、第1実務例で説明したリードを成工程 と異なり、この状態のリードパターン23には交配9は 形成されておらず、よってリードパターン23は全体的 にその低度がW/2とされている。 尚、 図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の番H22 は、子め42アロイ寺のリードフレーム材料に対しエッ テング処理式いはプレス打ちはき処理等を実施すること により、交配パターン24が形成された株成とされてい る。この交配パターン24は直線状のパターン形状を有 しており、、所定の英記9の形成位置を核製するよう様 成されている。尚、図26は位置鉄め孔であり、突起パ **グーン24の形成時に一括的に形成されるものである。** 【0066】上記機成とされた第1,の基材21及び第2 の基材22は、広保鉄め孔25、26モ用いて位置点の されつつ重ね合わされ推合される。この第1及び第2の 番号で1、22の複合は、薬電性技管剤を用いて注意し てもよく、またな技により接合してもよい、図12は、 第1の番材21と第2の番料22とが総合された状態を 示している。

【0067】上記のように第1の基材21と第2の基材 2.2 とが接合された状態で、第2の基材 2.2 に形成され ている交易パターン24は、第1の基材21に形成され 3.9 の形成位置は図 5 に示されるマスク 1.3 の配設位置 - 48 でいるリードパターン 2.3 の所定交配形成位置の上部に 「瓦な合わされるよう状式されている。

> 【0068】 図13は、リードバターン23と供給バタ ーン24とが重なり合った郎位を拡大して示す平面区で あり、また聞う4はリードパターン23と来色パターン 24とが重なり合った部位を拡大して示す軌面区であ る。各区から観らかなように、低度寸圧Wノミのリード パターンででは、声じく広歩ではW/での立花(ター)

【0069】上記のように第1の基材21と第2の基材 2.2 との後合処理が終了すると、続いて不要部分、具体 的には突起パターン24のリードパターン23と文差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形式される。

【0070】上記のように、本実施例により製造された リードフレーム20も第1支箱例で製造されたリードラ レーム11と同様に、リード3はインナーリード部3 れた帆成となる。また、図10に示すリードパターン2 3の形成時においては、第1の番料21の仮序はW/2 とされているため、先に説明した崔彦とリードピッチの 関係から見らかなように、狭ビッチのリードパターン 2 3を形成することができる。

【0071】一方、英起9の形成位置に注目すると、英 記9の形成位置は第2の基材22に形成される英名パタ ーン24の形成位度により決められる。即ち、この交易 パターン24の形成位置を面支索更することにより、央 ため、本実質例に低るリード形成方法においても、外部 換研雑子となる突起9の形成位置を自由医をもって設定 することができ、よって干め走められている様は外部技 **政報子位属に突起9を容易に形成することが可能とな**

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反明では、 リードフレーム11を用いた場合を例に並げて説明す る)が形成されると、疣いてリードフレーム11と半年 16万至図20を用いて注合工程について表明する。 【0073】住台工程においては、先ず回16に示され るようにリードフレーム11のインナーリード邸3a (技会すれば、後述する技統工程においてワイヤ 8 がボ ンディングされる部位)に全メッキを施すことにより、 ポンディングパッド部27を形成する。

【0074】また。図17に示されるように、半端なチ ップ2の電板バッド6の形成された面には、この電板バ ッド6の形成節位のみが真出する無式でポリイミドに7 が記載される。このポリイミド葉7はガラスモ移点が1~40~ 00~300でのものが選定されており、図17に示さ れる状態では単に半点体チップでに截倒されただけの状 蛾となっている。従って、ポリイミド度7が収度しない よう。半導体チップ2は電極パッド6の形成面が上部に 位屋するよう配定されている。 向、キスタチップ 2 は形 雁封止は行われておらずベアテップはとされている。主 な。上記のポリイミド性では、単純はデップでも形成で、

数され半導体チップでには、BC)をに示されるようにり ・ードフレーム11が軽量される。この際、リードフレー ご。」に尼庇されているリード 3- (インナーリード 郎 3 a)と、半退化チップでに形成されている電極パッドを とが技圧よく対向するよう。リードフレーム11は位置 決めされる。

【0076】上記のようにリードフレーム11が半退休 チップ2上の所定位置に転覆されると、 扶いて図19に 示されるように抬其28が降下し、リードフレーム11 a.アウターリード都3b及び突起9が一体的に形成さ 10 モキ選体チップ2に向け存圧する。また、この治虫28 は加熱盆屋を具備しており、始長28で発生する熱はリ ードフレーム11を介してポリイミドは7に印加され

【0077】上記ポリイミド毎7は、半導体テップ2と リードフレーム 1.1 とそ電気的に絶辞する絶辞 郎 ほとし て従来より一般的に用いられているものであるが、本発 朝者はこのボリイミド級7を所定の製塊会件下に従くこ とにより接着剤として無能することを発見した。具体的 には、ポリイミド購7としてガラス転移点が100~3 起 9 の形成位産を任意設定することが可能となる。この、10、0 0 ℃のものを使用し、かつこのポリイミド底 7 ぞガラ ス紀移点+100~200℃に加熱すると共に、 1~1 レス・1/cm'の神圧力を印加することにより、ポリ イミド眼7は技者剤として後度するようになる。

【0078】よって、本実施例では上記の点に住目し、 半導体テップ2とリードフレーム11とのほ合時に、 冶 **真28に設けられているヒータによりポリイミド級7モ** ガラス症状点+100~200℃に加熱すると共に、治 其28の加工によりポリイミド項に1~10kg(/c m'の押圧力を印加する模式としている。これにより、 体チップ2を接合するほ合工程が実施される。以下、図:30:ボリイミド度?は接着網として出版するようになり、キ 事体テップ2とリードフレーム11とモポリイミド殴っ も思いて推着することが可能となる。

> 【0079】上記棋成とすることにより、従来では必要 とされたポリイミド線モ半導体チップ2及びリードフレ ーム11と作者するための推着別は不要となり、 似品コ ストの低級及び半導体製造しの組み立て工芸の低級を応 ることができる。図20は、半導はチップ2とリードフ レーム11とがポリイミド磨りにより混合された状態を 示している.

【0080】前、半遅はテップ2とリードフレーム11 こうほごは、ポリイミド購でも用いて住台する方法に降 定されるものではなく、従来のようにポリイミド原の南 面に接着剤を塗布しておき、この接着剤によりポリイミ ド版を介在させた状態で半退のチップでとリードブレー ム11とを推合する方法を用いてもよい、この株成で は、ポリイミド届に共する遺伝制面及び存在方利点が不 甘となり、原名工程を参加に出来することができる。

ド3と半導体テップでに形成されている電極パッド6と をワイヤ8で考集的に接収する技統工程が実施される。 【0082】 図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) 8をリード3に形成されたポンディ ングパッド郎27(図16参照)と電極パッド6との間 に配設する処理を示している。原知のように、半温体装 置1の電気的特性を向上させる面からはワイヤ8の表さ は短い方がよく。また半導体装飾1の小型化度型化のた めにはワイヤ8は低ループであることが呈ましい。

【0083】このため、ワイヤ8を配放するのに低ルー プポンディング圧を採用することが望ましい。低ループ ポンディング法も種々の方法が建実されているが。例え ば先ず半導体チップ2に形成されている食器パッド6に ワイヤ 8 をポンディングし、 戻いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち柱を用いる核成と してもよい.

【0084】上記のように、リード3と電極パッド6と を電気的に接続するのにワイヤボンディング技を用いる きる。また、リード3と電板パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配款された状 娘を示している.

【0085】上記のように採択工程を実施することによ り、毎個パッド6とリード3とがワイヤ8により電気的 に接続されると、疑いて半導体チップ2の所定部分に対 止削離4を配数する對止能能配設工程が実施される。以 て放明する。

【0086】図23は、上記のき工程を実施することに よりリードフレーム11、ワイヤ8年が記立された半年 体チップ2を全型30に狭窄した状態を示している。全 型3.0 は上型31と下型32とにより構成されており、 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導はチップ2は全型30内に 装着される.

【0087】上型31は、半導体チップ2が装着された と当なする構成とされている。英君9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32に葉者された半点 体チップ2の側部に空間部を有したキャビティ形状を有 しており、また半途体チップ2の区における底面はキャ ビティ33の底面と当りてる根底とされている。

【0088】 このように、対比単位配数工程で無いる上

装置1の製品コストの距離に寄与することができる。 【0089】図24は金型30に対止圧作4(製地で示 す)も元集した状態を示している。企製30に対止程指 4を充填することにより、半速体チップ2の下型31と 当種した上面(図23万至図25では下部に位置する) モ除く外席面は対止程度4により対止される。また、半 革はチップ2の仮節に配設されているリード3及びワイ ヤ8も対止接路4により対止された状態となる。また。 共民9も上型31と当接している解節を除き對止を経く 10 により封止された模成となる。

【0090】図25は、針止樹脂4が充填処理された半 選件チップ2モ金型30から触型した状態を示してい る。同國に示されるように、半導体チップ2の上面 2 a は対止を握4より延出しており、よってこの上面2gよ り半端体チップで発生する熱を効率よく放無させるこ とができる。また、突起9の雑部9aも対止程路4から 外部に変出しており、従ってこの袋託 9 a を外記技統23 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に技統処理を行うことがで、10 猛錦で示す都所でリードフレーム11を切断することに より半導体装置を採成しても、図1に示す半導体装置1 と同様の効果を実現することができる。しかるに、図2 5に示す状態では、外部技技選子として製能する共配 9 の雑類9aが封止樹間4の表面と話面一となっているた め、実装基版10に対する実装性が不良である。このた め、本実施例においては、対止協議配設工程が終了した。 後、戦略90にパン郎Sを形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 を用いて広明する。

下、図23万至図25を用いて封止階階配設工程につい、10 【0092】パンプ形成工程においては、元ず図26に 示すように、封止収穫4が配款された半導体チップ2の 全面に対してホーニング処理を行い、残留する岩路貫等 を除去すると共に、突起9の京邸9aを確実に外部に成 出させる。ホーニング処理が終了すると、尽いて図27 に示すように、対止密理4が配設された半導体チップ2 を半田市34に世景し、突起9の雑乱9aに半日を用い て外盆メッキを行う(半田根をお煎行号35で示す)。 この外名メッキに用いる半田としては、例えばPb:S n=1:9の総成比を有する半田の適用が考えられる。 状型で天起9及びリードフレーム11のクレドール33~40~四28は、上記のおはメッキにより突起9の蚊貳9aに 半田職35が形成された状態を示している。

> 【0093】上記のように外袋メッキ処理が終了する と、戌いて半田ほろろが形成された交起9の味餅9aに パンプSが形成される。このパンプSの形成方ほとして は尾々の方法を採用することができ、例えば効率よくか つな鳥にパンプSをお成しうる程等ハンプ方法を用いて も成してもよい。因うらは、パンプミが突起られぬ思り

リードフレーム111の切断処理が行われ、これにより、 図30に示される半度体装置1が形成される。前、この リードフレーム11の切断処理に充立ち、切断処理を容 易にするためにリードフレーム11の切断の所にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは数するはは 工程が実施される。図31及び図33は、天々異なる半 選体装置1の試験方法を示している。図31に示される 盆鉄方柱では、パンプ5を装着しうる株成とされたソケーIO ット36を用い、このソケット36に半導体基準1を禁 着することによりパーイン等のは故を行うものである。 【0096】また、四32に示されるは以方法は、プロ ープ37を用いて半導体弦量1の試験を行う方法であ る。半導体装定1は、對止控所4の餌製位置にリード3 の蝶部が封止製器 4 から貫出した模式とされている。本 は映方法では、これを利用して封止指配4から貸出した リード3にプロープ37を接触させて試験を行う様式と されている。よって、本は駄方法を採用することによ り、中導体数度1を実装蓄製10に実装した後において 10 も以致を行うことが可能となる。

【0097】図33は、半導体装置1モ実装基板10に実装する実際工程を示している。半減体装置1を実は基板10に実装する方法としては、用知の値々の方法を採用すすることが可能である。例えば、赤外裏リフロー方法を用い、半導体装置1に設けられているパンプ5を実装基板10に形成されている電配割38にベースト等を用いて仮止めし、その上で赤外裏リフロー声においてパンプ5を容配させることによりパンプ5と着極部38とを接合する方法を用いてもよい。

【0098】就いて、上記した半導体集産の製造方法の変形例について以下取明する。図34万至図37は、天々突起9の変形例を示している。図34(A)、(B)に示される突起9Aは、その形状を円柱伏とした様式である。また、図37(C)に示される突起9Bは、その形状を角柱状とした様式である。このように、突起9、9A、9Bの平面形状は罹々選定できるものであり、パンプ5の核合性及び突然基底10に形成されている範囲図38の形状をに応じて発生性を返定することが可能である。具体的には、例えばエッテング性により突起のである。具体的には、例えばエッテング性により突起のより、9A、9Bで形成する場合には、図6に示す突起形成位置14に反数するマスク13の形状を運転返定することにより突起9、9A、9Bの平面形状を容易に所望するに伏とすることができる。

【0099】また、図35(A)に示される疾尽90のように上面に成曲状凹部を形成した機成としてもよくい図35(B)に示される突尽90のように上面中央民にでは550のようによる中央民にでは550のようによるである。

Eによれば、突起表面における面積を大きくすっことができれ、 できパンプ 5 との複合性の向上を図ることができる。 尚、上記の突起 9 C~9 Eは、リード 3 の所定突起形成 位域に、調査性機量解率を用いて固定された構成とされ ている。

10

【0100】また区35(D)に示すのは、リード3をプレス加工等により連携量位変形させることにより交形 9Fを形成したものである。このようにプレス加工等の 整性加工を用いて突起9Fを形成することにより、 極めて容易に突起9Fを形成することができる。しかるに、この形成方法では、 突起9Fの高さは整性加工破界値を上陸とし、それ以上の高さに放定することはできないという問題点も有する。

【0101】また、図36に示すのは、交配90日形成 するのにワイヤボンディング技術を用い、スタッドパン ごこでもつ交配発料位置に形成することにより突起9G としたことを特定とするものである。図36(A)は突 配9Gの形成方法を示しており、また図36(B)は突 配9Gを拡大して示している。

【0102】上記のように、突起9Gモワイヤボンディング技術を用いスタッドバンブで形成することにより、任意の位置に突起9Gモ形成することが可能となり、外部技成被子となる突起9Gモ所定位度に参与に形成することができる。また、突起9Gの形成は、半進体状態の観過工程の内、技術工程においてワイヤ8の配収時に一括的に形成することが可能となり、製造工程の所轄化を図ることができる。

(0103) また、突起90の高さはスタッドバンブを 複数器積みまれて配数することにより任意に設定するこ 30 とができる。図37 (A) に示される突起9日は、スタッドバンブモ3個種み重ねることにより図36 (B) に 示される1個のスタッドバンブにより突起90を形成した傾成に比べて高さを高くしたものである。

【0104】また突起の高さをあくする他の方法としては、中17(8)に示されるように子のリード3にプロック状の基定性部材41を基定性種類取寄により固定に示されるようにスタッドパンプ42を形成し、ほ雇しておた。このはなどとスタッドパンプ42とが協助しても、では他性部材41とスタッドパンプ42とが協助しても、では他性部材41と表別である。この核成のはあられるととなるが、プロック状の認定性配材41に指すってを見り1の高さは近いない。よって突起り1の高さを任意になっており、よって突起り1の高さを任意になってきる。

(0105) 図3 8は、2001年の文形例を示している。上記した実践例では、図16万里図20に示したように来ぬはテノブでとサードフレーム11 cを形定事件では、アーマング

ム11とを複合する組成としてもよい。

[0106] また、テープ状態を刺45の配款位置は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも設けてもよく、また リードフレーム11の下面のみに設けた様式としてもよ い。更に、テープ状態差別45の配款範囲は、危極バッ ド6の形成位置を除く盛中矢印义で示す範疇であれば、 自由に設定することができる。尚、テーブ状態を削45 は、半導体チップ2とリードフレーム11とを電気的に 絶縁する必要があるため、絶縁性後期限である必要があ 10 起りを収着する凹部を形成しておくことにより、図45

【0107】図39万三図42は、排放工程の変形例を 示している。上記した実施例では、図21及び図22に 示されるように電低パッド6とリード3とを接続するの にワイヤ8を用いた核成を示したが、図39万至図42 に示す変形例では電極パッド6とリード3とを直接程度 するダイレクトリードホンディング (DLB) 方法も用 いたことを特徴としている。

【0108】図39及び図40に示す例では、リード3 を例えば超音波提助子に接続された接合始具46を用い 20 て直接的に電極パッド6に複合する模式とされている。 しかるに、この構成では超音波振動する複合指具46に より、草種パッド6にグメージが発生するおそれがあ

【0109】そこで図41及び図42に示す例では、子 める伍パッド6にスタッドパンプ47を配款しておき、 このスタッドパンプ47にリード3を当接させた上で加 然指具 4 8 を用いてスタッドパンプ 4 7 を如熱熔駐し竜 低パッド6とリード3を接続する構成とされている。こ の収款方法によれば、変化パッド6が技体するおそれは、30 の実装基板との電気的程度を収算に行うことができる。 なく、接続工程の信頼性を向上させることができる。

【0110】また、四39万至四42に示した核助工程 によれば、ワイヤ8モ用いて電値パッド6とリード36 技統する核成に比べて電気抵抗を低減できるため、半導 件装置1の電気特性を向上させることができ、高速の半 3年テップ2に対応することができる。

【0111】図43万至図44は、武止置は記録工程の 文形例を示している。上記した実施的では、位23及び 図24に示されるように全型30を検戒する下型32の キャビティ 医面は半導体チップ 2 の上面 2 & と直接当度 (0) し、この上面28には放熱特性を向上させる屋から釘止 度結4が配数されない模成とされていた。

【0112】しかるに、半退体装置1が使用される装填 が厳しい(例えば、多定要検)時には厳熱性よりも耐症 性等をより必要とする場合が生じ、このような場合には 好止出間 4 により 半高 4 チップ 2 を完全に昇止する必要 がある。匿する及び匿るすに示す金型をOは、主選は手 リブスを打造を返りて完全に打出する機械ともだている。

ャピティ5.2 が、図43に示されるように半退化チップ 2の外角面から紅帆しており、よって図44に示される ように対止困路 4 を会型に完装した状態で半路体チップ 1-12-12-12-13 正知時後に対比された構成となる。このよ うに、半導体チップ2に対する針止樹脂4の配数位置 は、食型30、50に形成されるキャビディ33、52 の形状を確定変更することにより任意に改定することが できる.

7 2

(0114)また、上型31にリード3に形成された英 に示されるような疾起9が対止制度4から大きく突出し た構成の半導体生産60を形成することも可能である。 図45に示す半導体装置60は、突起9が対止指揮4か ら大きく英出しているため実施基底 1.0 に対する実装性 は良好であり、よって前記した実施店に近る半路は芸屋 1のようにパンプ5を設ける必要はなく、半端体装置も 0の製造工程の簡単化を図ることができる。 [0115]

【発明の効果】上述の如く本発明によれば、下記の様々 の効果を実現することができる。温水項1及び誰求項2 記載の発明によれば、半点はチップは対止制度により針 止されるため、耐熱性、世気的生成及び削離性を向上さ こうここができる。また、電包パッドとリードとの間で 足糞を引き回すことができるため、リードのレイアウト **も単低パッドのレイアウトに釣わらず益定することが可し** 能となり、実装差板とのマッチング性を向上させること ができる。また、対止樹緑は引き回された配線を確実に 保護するためこれによってもは既性を向上させることが でき、また外部技技統予は対止附近から奪出しているた 【0116】また、技术項3記載の発明によれば、通常 半導体チップとリードとの地景材として配収されるポリ イミド棋を技者前として用いてるため、半選はチップと リードの絶疑と独合を一括的に行うことができ、よって 絶論材と推奨剤とも制備に配換する様式に比べて接法の 所単化及び製造の容易化を図ることができる。

【01]7】また、技术項4記載の発明によれば、交起 モリードと一体的に形成したことにより、交配とリード を別属の材料により横成する場合に比べて横法の原果化 を図ることができる。また、は本集5記載の発明によれ ば、配牌としてワイヤモ用いたことにより、前記した常 些 11. ピピリードとの間における配案の引き回しを容易 に行うことがてきる。

【0118】また、建本項を記載の発明によれば、英医 にパンプを形成したことにより、交配を直接実装基紙に 実装する様式に比べて、半導体装置の実体基準への区標。 を容易に行うことができる。また、技术事で記載の兄弟 经设置证 接合下端上上,不然一点点,也不在中极大大

構成としているため、リードと半導体チップとの発展と 惟合を一括的に行うことができる。

【0119】また、推筑工程では半年体チップに形成さ れている危極パッドと向記り一ドとを配譲を引き回し掠 成するため、この引き回しを選重設定することにより、 **電低パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、複合工程、複数工程及び對止根据配益工程の 4 工程のみで製造される。このように少ない工程で半さ 体装定が設済されるため、生産効率を向上させることが 10 てきる.

【0120】また、数求項8記載の発明によれば、ポリ イミド級に印加する歴度等を所定範囲内に制御すること なく複合処理を行うことができるため、複合処理を容易 に行うことができる。また、謀求項8記載の発明によれ ば、核球工程で、電極パッドとリードとモダイレクトリ ードボンディング圧を用いて電気的に位成するため、原 単かつ確実に電気パッドとリードとの技感処理を行うこ とができる。

勢によれば、アウターリード部のリードピッチに対して インナーリード却のリードビッテが小さく設定されてい ろため、インナーリード部が電気的に接続される半導体 チップの希極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装蓄板と電気的に接続され るアウターリード邸のリードピッチは大きいため、実装 基仮への実装性を向上させることができる。また、突起 がアウターリード邸に形成されることにより、この交起 モ外部技統属子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、鉄水頂12及び鉄水頂13記載の見 明によれば、交配が一体的に形成された数ピッチのリー ドモ事具に形成することができる。また、算求項14記 取の発明によれば、リードパターンを形式するリードパ ターン形成工ほど、交尾も形成する交易形成工程とも別 四に行うことにより、 基材の厚さも央尼の高さに向わら ず遅定することができ、よって厚い益材を用いることに よりリードパターンの女ピッチ化を図ることができる。 また。英名形成工程においては、任意の高さを有する英 起を形成することが可能となり、設計の自由度を向上さ 40 ド森を配益する処理を放明するための包である。 せることができる。

【0123】 更に、 請求項15万至17記載の発明によ 八は、英尼形成工程において突起の形成を容易に行うこ とができる。

【図面の原準な技術】

【図1】 本発味の一実施密である半温は盆屋を示す断面 図である.

(アラ) カロヴァンか はのであるとほかがせるチャッキ

示す底面区である。

【図4】本見明の一変節例である半端体装度の実形例を 示す底面図である。

【図 5】 本発明に係るリードフレームの製造方柱の第三 実施例を依頼するための窓であり、 品材を示す区であ ቕ.

【図6】本発明に依るリードフレームの製造方法の第1 実施例を設明するための区であり、 所述位置にマスクを 足取した世界を示す区である。

【図 7】本見朝に係るリードフレームの製造方法の男 1 実施例を説明するための間であり、第1のエッチングエ 世が終了した状態を示す図である。

【図8】本見朝に係るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配設した状態を示す感である。

【図9】本見明に係るリードフレームの設造方法の第1 実施例を説明するための邸であり、完成したリードフレ ームを示す団である。

【図 1 0】 本見明に低るリードフレームの製造方法の第 【0 1 2 1】また、経水項 1 0 及び貸水項 1 1 記載の発 20 2 実施例を説明するための図であり、第 1 の差状を示す 図である.

> 【図1.1】本発明に低るリードフレームの製造方法の第一 2 実施例を説明するための回であり、第2 の基材を示す 図である.

【図12】本発明に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1の基材と第2 の基材を接合した状態を示す図である。

【図13】リードパターンと交起パターンとがまなり合 った部位を拡大して示す平面図である。

30 【図14】リードパターンと交起パターンとが重なり合 った郎位を拡大して示す例を図である。

【囚15】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、完成したリードフ レームを示す図である。

【図16】本見味に係る半萬体禁煙の製造工程の接合工 程を説明するための話であり、ポンディングパッド部の 形成を取明するための図である。

【図】7】本発明に係る半異体装置の製造工程の符合工 役を放明するための四であり、半路体チップにポリイミ

【図18】本発明に係る半高体装置の製造工程の反合工 程を展明するための図であり、半時体チップにリードフ レームを配収する処理を放明するための図である。

【図19】本発明に係る半路体装置の製造工程の採合工 反を反射するための区であり、ポリイミド値を弦を測と して機能させて半端体チップとリードフレームとを符合 する処理を表現するための包である。

まて図である。

【図21】本発明に任る半導体装置の製造工程の接段工 伐を攻勢するための図であり、キャピラリを用いてワイ ヤの記録処理を行っている状態を示す図である。

【四22】本発明に係る半導体监量の製造工程の程度工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配放された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 **灰配及工匠を切明するための図であり、半導体チップが 企型に装着された状態を放射するための数である。**

【図24】本発明に係る半導体装置の製造工程の封止指 **感配設工程を説明するための図であり、企型に封止制度** が充填された状態を放明するための回である。

【図25】本元明に係る半導体装置の製造工程の針止樹 昭配設工程を説明するための図であり、 間提到止された 半導体チップが企型から期型された状態を放明するため の既である。

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を改明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に採る半導体装置の製造工程のパンプ 形成工匠を説明するための図であり、外はメッキ処理を 夾籠している状態を示す図である。

【図28】本発明に係る半導体装度の製造工程のパンプ 形成工程を説明するための型であり、外装メッキ処理が 終了した状態を示す切である。

【図29】本見明に係る半導体装置の製造工程のパンプ 形成工程を放明するための図であり、パンプを形成した 状態を示すのである。

【図30】本発明に採る半導体装置の仮造工程のパンプ 30 9、9A~9 1 突起 形成工程を説明するための窓であり、完成した半導は基 屋を示す図である。

【図31】本見明に係る半導体基度の試験工程を説明す るための囚であり、ソケットを用いて試験を行う方法を 示下図である。

【図32】本見明に係る半選件装置の試験工程を説明す るための図であり、プローブを用いては数を行う方法を 示す盛である.

【図33】半導体装置を実営基板に実装する実践工程を 表明するための因である。

【図34】交起の平面形状を異ならせた変形性を示す図 である.

【図35】 突起の断距形状を異ならせた変形性を示す図 てある.

【図36】スタッドパンプにより交起を形成する株成モ **最関するための感である。**

【図37】 スタッドバンブにより突起を形成でも構成の

【図39】程院模成の変形的を示す図であり、電優パッ ドに直接リードを接接する方法を説明するための図であ

【図40】 技統構成の変形依を示す図であり、電極パッ ドに直接リードが接続された状態を示す区である。

【図41】接続核成の変形例を示す図であり、電極バッ ドにリードモスタッドパンプを介して歴味する方法を欲 男するための図である。

【図42】技統製成の変形例を示す図であり、電極パッ 10 ドにリードモスタッドバンブモ介して技技した状態を示 す回である。

【個43】対止制度配改工程の変形所を原明するための 図であり、全型に半導体チップが基本された状態を示す ☑である.


【図44】対止総理を設工程の変形例を説明するための 図であり、金型に対止を厚が充填された状態を示す図で ある.


【図45】 突起が封止困酷より大きく突出した横成の半 選件禁匿を示す回である。


10 【符号の放明】


- 1.60 半氯体装置
- 2 単導体テップ
- 3 4- 1
- 3 a インナーリード部
- 3 b アウターリード &
- 4 對止程度
- 5 バンブ
- 6 電極パッド
- 8 714
- - 10 2226
- 11.20 リードフレーム
- 12 4
- 13.17 マスク
- 21 第1の基材
- 2 2 第2の基材
- 23 リードパターン
- 2.4 英尼パターン
- 28 枯具
- 10 29 キャピラリ
 - 30.50 全型
 - 3 1 上型
 - 32.51 下型
 - 33.52 =+ == 4
 - 34 单座標
 - 35 半田類
 - 41 海電性部以


4.8 灰熟发臭


















ŧ

(2 4 5)



プロントページの炊き。

(72) 発裝者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(71)兒明零 庭訳 哲也

神奈川県川崎市中原区上小田中1015番

地 富士遊株式会社內

(12) 発明者 脇 政樹

度児島県延摩部入来町割田5950参地

株式会社九州富士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF.

AND FABRICATION METHOD FOR LEAD FRAME

[CLAIMS]

5

10

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

191561 v:

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

20

5

- 6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.
- 7. A method for fabricating a semiconductor device

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25
 9. The method according to claim 7 or 8, wherein the

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

10. A lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein

the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

- 10. It is lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and

a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION] [FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

20

25

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density
and increased mounting efficiency of semiconductor devices. It
is also expected to obtain an improvement in the reliability of
electronic appliances. In addition, there is demand for an
improvement in the reliability of semiconductor devices.
Furthermore, it is expected for semiconductor devices to achieve
a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

10

15

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

10

15

20

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim 8 is characterized by the method

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

10

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal.

Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions—and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossibl to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

15

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

. ..

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion Ta and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

The polyimide film 7 serves as an insulating member for electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

15

20

25

10

15

20

25

structure of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows H) from the surface

15

20

25

of the semiconductor chip 2 formed with the electrode pads £, that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h ≤ H ≤ W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip 5a of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

20

15

20

25

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 30 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

25

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

. ..

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

25

10

15

20

25

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

In accordance with the etching process (secondary etching

20

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

25

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

10

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Pin of the inner lead portions 3a corresponding to 0.11 mm .Fin = 0.10 mm).

. ..

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

<u>:</u> 0

1,5

20

25

are set to be W/2, respectively. The blanks 21 and 32 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

The first blank 21 shown in Fig. 10 is made of a lead frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 5 are arranged in parallel while

10

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

15

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is determined by the position of the protrusion pattern 24 formed at the second blank 22. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the protrusion pattern 24. For this reason, the positions of the protrusions 9 serving as outer

\$\$1\$61 v:

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 18 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

15

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pads 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wires 8. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

10

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

20 After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

25

the mold 30.

5

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cradles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface la of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 15 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end falof each protrusion 9 is completely removed, there causing the end falor ballowed, the completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end falor of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end falor each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end 9a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

25

After the cutting process is completed, a semiconductor bevice I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device 1 using probes 37. The semiconductor device 1 has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each bump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 28 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described.

Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 9A or 9B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

The protrusion may also have a structure provided with a

10

: 5

round recess at the upper surface thereof, as in the protrusion 9C shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 9D shown in Fig. 35B. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 35C. In all the protrusions 9C to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 3. Furthermore, the protrusions 9C to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion 9F is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion 9F can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion 9F cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

Where the protrusion 9G is formed to have a stud bump

15

20

25

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by 10 vertically overlapping a plurality of stud bumps together. Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 93 of Fig. 36B constituted by one stud bump.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion PI can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

Fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

20

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrode pads 6 using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

20

15

20

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 32 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface Ia of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate 4.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

25 Where the upper mold 31 has a recess for mounting the

#FIECI vi

protrusion 9 form d on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

4 8

- 5

10

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polyimide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

\$\$1561 vi

10

15

20

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor thip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor onip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the lead pitch of the outer lead portions is less than the lead

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.